粘合万种芯片的万能胶真得是摩尔定律的续命丹吗？
发布时间：2022-04-08 16:53:19 所属栏目：数码 来源：互联网
导读：拼接芯片似乎已经成了芯片圈的新时尚。 苹果3月的春季新品发布会发布了将两块M1 Max芯片黏合而成的M1 Ultra，号称性能超越Intel顶级CPU i9-12900K和GPU性能天花板NVIDIA RTX 3090。 NVIDIA也在3月的GTC上公布用两块CPU黏合而成的Grace CPU超级芯片，预计性能
|
“拼接”芯片似乎已经成了芯片圈的新“时尚”。 苹果3月的春季新品发布会发布了将两块M1 Max芯片“黏合”而成的M1 Ultra，号称性能超越Intel顶级CPU i9-12900K和GPU性能天花板NVIDIA RTX 3090。 NVIDIA也在3月的GTC上公布用两块CPU"黏合”而成的Grace CPU超级芯片，预计性能是尚未发布的第5代顶级CPU的2到3倍。 更早之前，AMD在其EYPC系列CPU中，也用到了"黏合"这一步骤，让芯片设计成本减少一半。 自家芯片的“黏合”似乎已经不成问题，那么能否从全球市场上挑选出性能最优的芯片黏合在一起，创造出更强大的芯片？ 几周前，能够实现芯片互连的"万能胶"出现了，Intel、AMD、台积电等芯片公司联合成立小芯片互连产业联盟，定制UCIe 1.0（Universal Chiplet Interconnect Express）标准。 粘合万种芯片的“万能胶”：真是摩尔定律的续命丹吗？ 如果将同一家芯片公司的互连方式（例如NVIDIA的NVlink）视为只能黏合一种材质且功能单一的胶水，那么UCIe标准的提出则意味着能够实现各种芯片互连的芯片万能胶的雏形初现。 芯片万能胶，是否已经有足够的能力替代不断微缩的晶体管，成为摩尔定律的"续命丹"？ 今年3月初，万能胶UCIe终于出现，芯片的胶水时代迎来新起点。 "每个行业开放标准的落地都会引发这个行业的爆发，遵循这一产业发展规律，UCIe对Chiplet的发展意义重大，是Chiplet时代到来的重要标志。"半导体设备公司华封科技创始人王宏波向雷峰网(公众号：雷峰网)表示。 "Chiplet在业内推广了很多年，一直在宣传，但一直没有推进产业化，很大一部分原因就是在等待标准建立。如果选择了一个错误的标准，成果就得不到市场的认可，会白白浪费很多精力。"芯原股份创始人、董事长兼总裁戴伟民说道。 不过，在UCIe确立之前，业内已有各种各样的接口类型，"万能胶"的出现是否意味着那些曾在Chiplet领域有过探索的芯片公司们此前的努力都白费了？ 王宏波认为， Chiplet只是表示通过先进封装的方式将不同的芯片模块连接起来。"在Chiplet发展初期，各家都会根据自家的产品需求对Chiplet进行独立的投入和研究，先各自在某些方面取得技术突破后，再汇聚成行业标准，这是正常的发展过程。" 晶方科技副总经理刘宏钧认为，UCIe标准的制定，一定会用到部分原来已经定义过的协议、熟悉的协议，但也有一些新的标准和封装集成方式需要重新定义，以实现更好的互操作性。“UCIe并不推翻业界之前的工作，而是将小芯片互联的技术标准化了。" 要理解UCIe对Chiplet时代即将产生的积极作用，可以将其同PCIe进行类比，在协议层上甚至可以将UCIe理解为PCIe在缩微互联结构上的延伸。 "之前的PCIe解决了电脑系统与周边设备的数据传输问题，UCIe解决的是小芯片和小芯片，封装片上独立模块与模块之间的数据传输问题，如果没有统一的电气信号标准，就不会形成多家企业共同完成系统集成的生态合作，如果没有合作，入局Chiplet的单个企业就很难完成行业发展所需的生态建设。"刘宏钧说到。 王宏波也表达了同样的观点，"PC时代，Intel主导建立的x86体系就有一系列标准，例如：PCIe标准，可以让其他家的产品能够同Intel的CPU分工协作，x86体系的一系列标准，构建了整个PC时代的硬件体系，到了Chiplet时代，其实是将PC时代建立生态体系的逻辑缩小复刻到芯片中，Chiplet作为一个芯片组合，也需要靠UCIe标准将不同公司的芯片设计方便的组合在一个芯片中，通过这种方式建立生态并推动整个行业向前发展。" 不过， PCIe经历了十多年的发展才成为主流，UCIe1.0的出现只是Chiplet时代真正到来的起点，距离Chiplet真正成为主流也还有一段路要走。即便是强大如Intel，也需要花费大量的时间和精力才能实现量产。 「胶水」芯片时代的真起点 "胶水"芯片发展已经有一段时间了，但业内一直各自为政，由于没有统一的接口标准，"胶水"芯片生态难建，大公司止步不前，小公司也不敢迈出第一步。 长期以来，摩尔定律的持续演进被视为芯片性能提升的主要途径。 经历四十多年的发展，构成芯片的晶体管几乎要缩小到原子级别，不仅面临难以突破的物理极限问题，制程升级的投入产出比也大幅下降，业界开始寻找新的办法提升产品性能，例如，通过改变封装的方式提升晶体管密度。 提出摩尔定律的戈登本人也意识到了封装的重要性，他在论文中写道："事实证明用较小的功能模块构建大型系统可能会更经济，这些功能模块将分别进行封装和互连。" 简单来讲，就是将原先生产好的芯片集成到一个封装中，达到减少产品开发时间和成本的目的，这些芯片模块可以是不同工艺节点，最终通过裸片对裸片的方式连接在一起，这一类似于用胶水将芯片连接起来而形成的模型，在业内被称Chiplet（可译为芯粒、小芯片）模型。 粘合万种芯片的“万能胶”：真是摩尔定律的续命丹吗？ 多年以来，AMD、Intel、台积电、Marvell等芯片公司已经推出了一些类似于小芯片的设计，例如，Intel采用了称之为Foveros的小芯片方法，推出了3D封装的CPU平台，该封装方式将1个10nm的处理器内核和4个22nm的处理器内核封装集成在一起；台积电也正在开发一种被称为集成芯片系统（SoIC）的技术。 在这些技术中，裸片对裸片的互连至关重要，即需要将一个裸片与另一个裸片"黏合"在一起，每个裸片都包含一个带有物理接口的IP模块，公共接口能够让两个裸片形成互连。 在Chiplet初期的探索中，许多公司开发了具有专有接口的互连，实现自家芯片模型间的互连。 由于Chiplet的最终目标是在内部或多个芯片供应商中获得优质且可互操作的芯片模块，因此Chiplet能否进一步往前发展，取决于业内能否出现一种能将不同芯片模型连接起来的标准接口，也就是能够将各种芯片模块黏合起来的芯片"万能胶"。 工艺实现成第一难，工程费用无人愿承担 "事实上Chiplet的发展，最大的难度不是在协议制定上，而是在产品定义以及制造环节，统一协议和标准是为了降低研发成本和加快市场应用。"创享投资的投资总监刘凌韬向雷峰网表示。 刘宏钧持有同样的观点，他认为虽然UCIe统一标准的建立为产业界指明了方向，但在具体物理层指标带来的工艺能力要求和大规模制造环节仍然有不少挑战，例如封装体中多层材料的堆叠，从硅之间的堆叠到硅、有机材料、金属等多种材料。 "将这些材料连接起来需要细小的引线和线宽，复杂度高，良率受制程影响大，成本也会很高。"刘宏钧说到。 以Intel的EMIB为例，从Intel所发布的公开论文中可以发现，EMIB在工艺实现上面临不少难题，需要进行材料和工艺的开发，其硅桥的设计工作需要由懂材料、懂封装、懂制程和懂信号完整性的资深工程师们来共同实现。 另外，晶圆制造材料、设备都需要进行改进，其时间和成本是除苹果、Intel等头部芯片公司之外无法承受的。 不仅如此，即便是有了UCIe这芯片万能胶，"Chiplet在哪里"的问题也难以解决。 "UCIe之后，Chiplet面临的是Chiplet供应商和应用商谁先迈出第一步的问题。这也是一个'鸡与蛋'的问题。Chiplet供应商较为关心的是Chiplet一次性工程费用（NRE）该由谁来承担，而应用商则担心是否有足够丰富的Chiplet可以应用，以及Chiplet产品的性价比何时能最先验证。"戴伟民说到。 正因如此，即便是有了UCIe这一标准，大家也容易停留在观望阶段，都在等待第一个吃螃蟹的人出现。"芯原正在与有意向使用Chiplet的企业积极沟通，并尝试探索向潜在客户'众筹'Chiplet的方案，有望尽快打破僵局。"戴伟民补充道。 （编辑：南通站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
站长推荐